Làm thế nào để sử dụng các lỗ thông chồng (stacked vias) hoặc các lỗ thông lệch (staggered vias) trên bảng mạch in (PCB)?

Lỗ thông chồng và lỗ thông lệch trên pcb, lỗ thông chìm và lỗ thông ẩn

Làm thế nào để sử dụng các lỗ thông chồng (stacked vias) hoặc các lỗ thông lệch (staggered vias) trên bảng mạch in (PCB)?

Giới thiệu

Xu hướng không ngừng hướng tới thu nhỏ kích thước và nâng cao hiệu năng trong các thiết bị kỹ thuật số hiện đại đã đưa thiết kế pcb hdi vào trung tâm của quá trình phát triển sản phẩm hiệu quả. Các bo mạch tốc độ cao, mật độ cao (hdi) được ứng dụng rộng rãi trong điện thoại di động, mô-đun 5g, hệ thống ô tô tiên tiến, thiết bị iot và công nghệ đeo thông minh. Phương pháp của chúng? Tối ưu hóa lỗ thông pcb—đặc biệt là sử dụng lỗ thông chồng và lỗ thông lệch nhằm đạt được mật độ truyền dẫn thế hệ mới, độ an toàn tín hiệu và hiệu quả sản xuất.

Việc lựa chọn giữa các lỗ thông dạng chồng lớp hay dạng nhảy không chỉ là một chi tiết kỹ thuật. Đây là một quyết định chiến thuật ảnh hưởng đến mọi yếu tố của bảng mạch in (PCB): hiệu suất, độ toàn vẹn, chi phí sản xuất và cả thời gian đưa sản phẩm ra thị trường. Trong các định dạng tiên tiến có các linh kiện chân ngắn và các kết nối phức tạp giữa các lớp, hệ thống lỗ thông phù hợp có thể tạo nên sự khác biệt giữa một sản phẩm thành công và một sản phẩm thất bại — đồng thời vẫn đáp ứng được ngân sách sản xuất tối thiểu và các yêu cầu nghiêm ngặt về độ ổn định.  

Lỗ thông trong PCB là gì? Tìm hiểu các loại lỗ thông trên PCB

Một vias trong bối cảnh bố trí bảng mạch in (PCB) là một lỗ được mạ điện, dùng để kết nối nhiều lớp trong một bảng mạch in nhiều lớp. Vias cho phép kỹ sư thiết kế dẫn tín hiệu điện không chỉ theo chiều ngang mà còn theo chiều dọc, từ đó nâng cao đáng kể tính linh hoạt trong việc truyền tín hiệu và mật độ thiết kế của PCB. Kiểu vias hiệu quả hỗ trợ mọi thứ, từ các thiết bị đeo nhỏ gọn đến thiết bị mạng tốc độ cao và điện tử hàng không vũ trụ.

Các loại vias trên PCB thông dụng

Microvia, via chìm và via ẩn trong PCB HDI là gì?

Microvia

Microvia là nền tảng của công nghệ PCB HDI hiện đại ngày nay. Theo tiêu chuẩn IPC-2226, microvia được định nghĩa là các via có đường kính ≤ 0,15 mm (150 μ µm), được tạo ra bằng khoan laser và thường được sử dụng để kết nối các lớp liền kề (ví dụ: Lớp 1 với Lớp 2). Kích thước nhỏ của chúng cho phép đặt dưới các linh kiện BGA chân ngắn và trong các mạng dẫn hạn chế nơi khoan thông thường không thể tiếp cận.

Sự thật:

Hỗ trợ mật độ dẫn khoảng 1500+ kết nối/cm²

Có thể xếp chồng (thẳng đứng) hoặc so le (cân bằng) để kết nối tới các lớp sâu hơn.

Lỗ thông kín

Via chìm kết nối một lớp ngoài với một số lớp bên trong nhưng không xuyên suốt toàn bộ bảng mạch:

Được sử dụng để "thoát" tín hiệu từ các pad linh kiện dày sang các lớp dẫn bên trong.

Giảm điện dung/điện cảm ký sinh so với các lựa chọn via xuyên lỗ.

Thường được sử dụng như thao tác chính trong phương pháp khoan chồng.

Lỗ thông chôn

Các lỗ thông chìm chỉ kết nối các lớp bên trong, không thể nhìn thấy từ bề mặt bảng mạch in (PCB):

Cho phép bố trí các lớp mạch dày đặc hơn mà không làm ảnh hưởng đến các lớp tín hiệu/mặt đất bên ngoài.

Quan trọng đối với các cấu hình PCB nhiều lớp, rất nhỏ gọn hoặc có yêu cầu bảo mật cao.

Lỗ thông chồng: Định nghĩa, đặc điểm và ứng dụng

Lỗ thông chồng là các cấu trúc trong đó nhiều lỗ vi thông (và thường là các lỗ thông chìm hoặc lỗ thông ẩn) được xếp thẳng đứng theo chiều dày của bảng mạch in (PCB). Cấu trúc này hỗ trợ việc tải thẳng đứng qua lỗ thông (thiết kế 'lỗ thông trên lỗ thông') và là yếu tố then chốt giúp hiện thực hóa các thiết kế PCB nhỏ gọn với mật độ truyền dẫn cao.  

Đặc điểm nổi bật của lỗ thông chồng

Hiệu quả không gian tối ưu: Các cấu trúc chồng cho phép truyền tải nhiều tín hiệu trong các cột thẳng đứng tối thiểu, giải phóng diện tích quý giá cho các mặt phẳng cấp nguồn và mặt đất ở những vị trí khác trên bảng mạch.

Duy trì các đặc tính tốc độ cao và bước nhỏ: Với các đường dẫn tín hiệu ngắn hơn nhiều và thẳng hơn giữa các lớp, các vias vi mô xếp chồng giúp giảm độ trễ (giảm các thành phần ký sinh), điều này rất quan trọng đối với việc đi dây mạch in tốc độ cao.  

Sản xuất phức tạp — Yêu cầu công nghệ xây dựng tiên tiến: Việc chế tạo các vias xếp chồng đòi hỏi quá trình ép nhiệt tuần tự độ chính xác cao, khoan laser và thường xuyên sử dụng các cấu trúc xuyên lỗ được mạ đồng hoặc nạp đầy. Điều này làm tăng rủi ro về độ ổn định cũng như chi phí.

Lý tưởng cho các thiết bị điện tử tiên tiến: Được sử dụng trong thiết bị thông minh, máy tính bảng, thiết bị đeo, thành phần bộ nhớ DDR và bo mạch FPGA/bộ xử lý thế hệ mới.

Ví dụ ứng dụng phổ biến

"Chúng tôi đã giảm thành công một bo mạch FPGA hiệu năng cao 12 lớp xuống còn một bo mạch HDI 6 lớp bằng công nghệ vias vi mô xếp chồng hiện đại. Điều này cải thiện độ ổn định tín hiệu và đạt được mức tiết kiệm diện tích 40%." — Kỹ sư thiết kế bo mạch chủ chốt, nhà cung cấp viễn thông niêm yết trên NASDAQ

Các vias so le: Phân tích, đặc điểm và ứng dụng

Các lỗ thông nối lệch nhau (staggered vias) là một cấu hình lắp đặt trong đó nhiều lỗ thông nối (thường là microvias) được đặt so le theo đường thẳng thay vì xếp chồng trực tiếp lên nhau. Về mặt thẩm mỹ, chúng tạo thành một đường đi dạng "zigzag" hoặc bậc thang xuyên suốt các lớp bảng mạch in (PCB)!

Các chức năng ẩn của lỗ thông nối lệch nhau

Độ tin cậy cao hơn: Cấu trúc lệch của chúng phân tán ứng suất cơ học và nhiệt đều hơn nhiều, làm giảm đáng kể nguy cơ nứt lỗ thông nối, bong lớp vỏ (barrel delamination) hoặc mạ không đủ trong suốt vòng đời của bảng mạch in (PCB). Điều này đặc biệt quan trọng trong các hệ thống yêu cầu độ tin cậy cao và hệ thống ô tô.

Theo dõi nhiệt tốt hơn: Vì nhiệt không tập trung dọc theo một đường thẳng đứng duy nhất (như ở các lỗ thông nối xếp chồng), cấu hình lệch cho phép tản nhiệt hiệu quả hơn — giảm điểm nóng cục bộ và kéo dài tuổi thọ.

Đơn giản hóa sản xuất: Việc bố trí vias lệch (staggered) làm giảm yêu cầu độ chính xác khi khoan thẳng đứng. Điều này giúp giảm thiểu khuyết tật, giảm đáng kể nhu cầu hàn laser tốn kém và nâng cao hiệu suất tổng thể trong quy trình sản xuất bảng mạch in (PCB).

Khả năng định tuyến linh hoạt hơn: Nhờ bố trí vias lệch, các mạng định tuyến bổ sung được duy trì giữa các lớp, cho phép thoát tín hiệu (getaway) và phân nhánh (fanout) tiên tiến hơn trong thiết kế PCB nhiều lớp.

Ví dụ ứng dụng điển hình

"Chúng tôi sử dụng vias vi mô lệch trong bảng điều khiển công nghiệp bền bỉ của mình. Kết quả là độ tin cậy cao hơn trong các điều kiện nhiệt độ khắc nghiệt và rung động mạnh, đồng thời chi phí sản xuất thấp hơn khoảng 30% so với các giải pháp vias chồng (stacked)." — Kỹ sư thiết kế kỳ cựu, nhà sản xuất thiết bị điện tử ô tô (OEM)

Bảng: Tổng quan ứng dụng vias lệch

Ưu và nhược điểm của viền lỗ chồng (piled via)

Nhược điểm (tiếp tục):

Rủi ro về độ tin cậy: Mỗi viền lỗ được thêm vào chồng lỗ làm tăng nguy cơ phát sinh các vấn đề như nứt, mạ đồng không đầy đủ hoặc mỏi thành lỗ — đặc biệt nếu quy trình kiểm soát sản xuất hoặc tỷ lệ thành phần vật liệu không được duy trì một cách nghiêm ngặt. Việc ép lớp hoặc mạ đồng liên tiếp không đạt chuẩn có thể tạo ra các điểm yếu, từ đó làm suy giảm độ bền cơ học và nhiệt.

Yêu cầu khắt khe về năng lực nhà sản xuất: Không phải tất cả các nhà sản xuất bảng mạch in (PCB) đều hỗ trợ công nghệ viền lỗ vi mô (microvia) hiện đại thực tế. Các cơ sở sản xuất bảng mạch mật độ cao (HDI) cần trang bị khả năng khoan laser tiên tiến, ép lớp gần như hoàn hảo và khả năng lấp đầy đồng; thiếu những khả năng này có thể dẫn đến tỷ lệ sản phẩm lỗi cao và làm chậm thời gian đưa sản phẩm ra thị trường.

Độ sâu đóng cọc bị hạn chế: Các giới hạn chung IPC-2226 đối với vias vi mô xếp chồng chỉ thường khuyến nghị tối đa 2 hoặc 3 lớp chịu tải trước khi độ tin cậy giảm mạnh. Các yêu cầu về cấu trúc vias vi mô xếp chồng sâu có thể đòi hỏi chuyển sang các lựa chọn vias chôn hoặc vias ẩn.

Ưu và nhược điểm của vias so le.

Cấu trúc vias so le — lựa chọn ưu tiên cho các mẫu PCB HDI lấy độ tin cậy làm trọng tâm — mang theo một tập hợp riêng các ưu và nhược điểm.

Lợi ích

Độ tin cậy dài hạn vượt trội: Việc cân bằng trực tiếp của các vias vi mô so le giúp giảm thiểu sự tập trung ứng suất cơ học và nhiệt, về cơ bản loại bỏ nguy cơ nứt dọc thường thấy trong các cấu trúc xếp chồng được sản xuất kém.

Độ bền cao hơn nhiều dưới điều kiện chu kỳ nhiệt: Các môi trường ô tô và công nghiệp thường trải qua những dao động nhiệt độ lớn — các vias mù và vias chôn so le chịu được các chu kỳ này tốt hơn, kéo dài tuổi thọ sản phẩm.

Đơn giản hóa sản xuất = Tiết kiệm chi phí tài chính: Như đã trả lời, các lỗ thông (vias) không yêu cầu vị trí thẳng đứng lý tưởng hoặc nhiều công đoạn ép lớp liên tiếp, do đó hiệu suất tăng lên và giúp bạn giảm thiểu rủi ro — từ đó làm cho việc sản xuất các bảng mạch HDI có số lớp cao và độ tin cậy cao trở nên ít phức tạp hơn.

Khả năng định tuyến linh hoạt hơn: Mô hình zigzag của các lỗ thông xuyên (staggered vias) mở ra thêm các mạng định tuyến cho các đường dẫn (traces), cho phép các mẫu đi dây phức tạp hơn và cải thiện kết nối giữa các lớp. Khả năng linh hoạt này đặc biệt quan trọng trong các bố trí truyền tín hiệu vi sai hoặc bố trí kiểm soát trở kháng.

Các yếu tố bất lợi

Tiêu tốn diện tích bảng mạch in (PCB) hơi lớn hơn: Do các lỗ thông không được xếp chồng lên nhau, nên diện tích trên mặt phẳng X/Y của PCB bị chiếm dụng nhiều hơn. Điều này có thể gây hạn chế trong các bố trí siêu nhỏ gọn hoặc mật độ cực cao, nơi mỗi milimét vuông đều rất quan trọng.

Đường truyền tín hiệu dài hơn và các thành phần ký sinh phụ thêm: Vì tín hiệu phải đi qua một đường truyền thẳng đứng dài hơn và ngoằn ngoèo, nên độ tự cảm và độ trễ được đưa vào rất nhỏ so với lỗ thông thẳng đứng xếp chồng. Ở tốc độ dữ liệu cực cao, điều này cần được thiết kế kỹ lưỡng và giảm thiểu.

Khả năng làm tăng độ phức tạp trong bố trí: Đảm bảo khoảng cách, độ phân cách và việc phân bổ lớp phù hợp đòi hỏi quy trình thiết kế cẩn trọng và có thể làm gia tăng khối lượng công việc trong phần mềm thiết kế mạch in điện tử (ECAD) — đặc biệt trong các bảng mạch in nhiều lớp.

Ảnh hưởng đến tính trung thực, độ ổn định và hiệu suất của tín hiệu

Độ ổn định của tín hiệu là mối quan tâm hàng đầu trong thiết kế bảng mạch in tốc độ cao — và lựa chọn giữa lỗ thông xếp chồng và lỗ thông lệch sẽ trực tiếp ảnh hưởng đến hiệu suất, độ tin cậy cũng như khả năng tương thích điện từ của hệ thống.

Cách thức lỗ thông xếp chồng ảnh hưởng đến tính trung thực của tín hiệu

Chiều dài đường dẫn điện ngắn hơn: Lỗ thông xếp chồng cung cấp khoảng cách thẳng đứng ngắn nhất giữa các lớp, giúp giảm độ trễ và ESR (điện trở nối tiếp tương đương). Điều này mang lại lợi ích cho các tín hiệu tần số cao, chẳng hạn như trong các kênh DDR, PCIe và SerDes.

Điện cảm và điện dung ký sinh được giảm thiểu: Việc bố trí các lỗ thông (via) chồng lên nhau trong không gian được kiểm soát an toàn giúp duy trì trở kháng điều khiển tối ưu, hỗ trợ giữ chất lượng tín hiệu ở mức xuất sắc trong suốt quá trình truyền.

Rủi ro về nhiễu xuyên âm (crosstalk) và nhiễu điện từ (EMI): Tại các khu vực có độ dày đặc biệt lớn, việc xếp chồng các lỗ thông theo cột có thể gây ra hiện tượng ghép điện từ (crosstalk). Các thay đổi tín hiệu song song và các lỗ thông trở về đất cần được bố trí một cách cẩn trọng.

Sử dụng lớp đất bảo vệ (ground guard) và các cặp tín hiệu vi sai (differential pairs).

Sử dụng các công cụ kiểm tra tính toàn vẹn tín hiệu trong phần mềm Allegro PCB Designer hoặc phần mềm thiết kế mạch in Pace PCB.

Tác động của các lỗ thông lệch (staggered vias) đến độ ổn định tín hiệu

Bảo mật tín hiệu tốt hơn: Định dạng lệch tăng khoảng cách không gian giữa các lỗ thông liền kề, làm giảm khả năng ghép điện dung và ghép điện cảm.

Đường đi dài hơn một chút, các thành phần ký sinh lớn hơn một chút: Đường đi hình răng cưa làm tăng tổng chiều dài tín hiệu, nhưng nói chung là không đáng kể đối với hầu hết các ứng dụng thực tế nếu vẫn tuân thủ đúng hướng dẫn thiết kế.

Giảm nguy cơ EMI: Việc phân bổ vị trí giúp tách biệt các điểm yếu và giảm lượng khí thải.

Các Xem Xét Về Độ Tin Cậy

Tác động chi phí: Lỗ thông xuyên chồng và lệch nhau.

Tài khoản chi phí lỗ thông xuyên chồng.

Độ phức tạp sản xuất cao: Ép nối liên tiếp, khoan laser chính xác, lấp đầy lỗ thông xuyên và xếp lớp chuyên biệt làm tăng đáng kể chi phí sản xuất. Mức tăng chi phí phổ biến cho lỗ thông xuyên vi mô dày đặc thường dao động từ 15–40% so với các lựa chọn lỗ thông xuyên chìm đơn giản hoặc lệch nhau.

Nguy cơ hao hụt và sửa chữa: Quy trình phức tạp hơn dẫn đến khả năng tổn thất hoàn lại cao hơn, đòi hỏi kiểm tra hoặc sửa chữa theo tiêu chuẩn cao hơn, từ đó lại làm tăng tổng chi phí lao động.  

Bảng chi phí mẫu:

Nghiên cứu trường hợp

Trong kiểu bảng mạch HDI nhiều lớp, các lỗ thông chìm chồng lên nhau hoặc đặt quá gần mép bảng gây rủi ro mất cân bằng trong quá trình ép; do đó, chúng tôi đề xuất sử dụng lỗ thông lệch thay vì lỗ thông chồng để giảm số chu kỳ ép và chi phí liên quan, đồng thời cải thiện độ tin cậy khi vận hành ở nhiệt độ thay đổi.

Các câu hỏi thường gặp

1. Sự khác biệt then chốt giữa lỗ thông tải và lỗ thông lệch là gì?

Các lỗ thông nối chồng lên nhau được căn chỉnh theo chiều dọc và chiều ngang bằng cách xếp chồng các lớp liền kề, tạo thành một cột truyền thẳng đứng đặc biệt ổn định và dễ di chuyển. Ngược lại, các lỗ thông nối lệch được đặt phẳng từ lớp này sang lớp khác — một cấu trúc "zích zắc" hoặc nghiêng giúp tăng cường độ ổn định và hiệu quả tản nhiệt.

2. Trong những trường hợp nào tôi nên sử dụng các lỗ thông nối chồng lên nhau trên bảng mạch in HDI của mình?  

Sử dụng các lỗ thông nối chồng lên nhau khi bạn cần mật độ dẫn hướng tối đa trong các định dạng bảng mạch in siêu nhỏ gọn, ví dụ như dưới các linh kiện BGA trên điện thoại thông minh, máy tính bảng hoặc các linh kiện RAM DDR4, và khi yêu cầu độ trễ tín hiệu thấp nhất cho các tín hiệu tốc độ cao.  

3. Các lỗ thông nối lệch mang lại giá trị vượt trội hơn ở đâu?

Các lỗ thông nối lệch vượt trội về độ tin cậy trong các ứng dụng ô tô, công nghiệp hoặc công suất cao — nơi sốc cơ học, cộng hưởng hoặc chu kỳ thay đổi nhiệt độ đe dọa độ bền. Chúng cũng hữu ích khi bạn muốn giảm chi phí sản xuất mà không làm ảnh hưởng đến hiệu năng điện.

4. Cấu trúc thông qua có ảnh hưởng đến chi phí sản xuất PCB không?

Chắc chắn rồi. Các lỗ thông chồng (piled vias) tốn kém hơn nhiều do các quy trình phức tạp (khoan laser, ép lớp liên tiếp, mạ và đổ đầy) yêu cầu thực hiện. Các lỗ thông lệch (staggered vias) tiết kiệm chi phí hơn, dễ sản xuất hơn và cho hiệu suất ổn định hơn trong phần lớn môi trường sản xuất.

5. Tỷ lệ và kích thước lỗ thông ảnh hưởng thế nào đến độ tin cậy?

Tỷ lệ lỗ thông (chiều sâu lỗ/chiết diện) rất quan trọng. Vượt quá tiêu chuẩn của nhà cung cấp hoặc tiêu chuẩn IPC làm tăng nguy cơ nứt và mạ không đủ. Lỗ thông vi mô (microvias) thường nên có tỷ lệ 1:1 hoặc thấp hơn. Luôn tuân thủ khả năng kỹ thuật của nhà cung cấp bạn.