Các vi-lỗ thông trên bảng mạch in là gì?

Vi mạch vi mô và HDI: Các kỹ thuật định dạng PCB nhằm đảm bảo độ tin cậy cho thiết bị điện tử

Các vi-lỗ thông trên bảng mạch in là gì?

Tóm tắt từ Meta:  Bật mở những bí quyết về độ tin cậy của vi mạch vi mô và Hdi pcb phong cách thiết kế. Tìm hiểu về vi mạch vi mô khoan bằng tia laser, các cấu trúc xếp chồng so với cấu trúc bất ngờ, các cơ chế thất bại của vi mạch vi mô, tiêu chuẩn thị trường (IPC-2226, IPC-TM-650), cũng như các kỹ thuật sản xuất chuyên sâu nhằm tạo ra bảng mạch liên kết mật độ cao có tuổi thọ dài.

Giới thiệu: Cách mạng hóa định dạng PCB nhờ phát triển vi mạch vi mô và HDI

Bảng mạch in (PCB) là những tuyến đường giao thông phức tạp và yên tĩnh trong các thiết bị điện tử hiện đại—kết nối, cấp nguồn và làm cho mọi thứ trở nên khả thi, từ điện thoại di động tiêu dùng đến thiết bị y tế và vệ tinh. Khi nhu cầu về các thiết bị kỹ thuật số nhỏ hơn, nhanh hơn và đáng tin cậy hơn tăng vọt, lĩnh vực thiết kế PCB buộc phải tiến hóa mạnh mẽ. Sự trỗi dậy của vi mạch vi mô và liên kết mật độ cao (HDI) PCB sáng tạo Hiện đại  thực sự nhận thấy một sự thay đổi quan trọng trong cách thức sản xuất, thu nhỏ và triển khai các mạch hiện đại cho các ứng dụng tốc độ cao, độ tin cậy cao.

Microvia — những điểm nối đồng được khoan bằng tia laser và lấp đầy bằng đồng — có thể chỉ nhỏ tới vài phần trăm milimét, nhưng chúng đã làm hiện thực hóa việc nâng cao công suất và hiệu suất trong các thiết bị điện tử siêu nhỏ gọn ngày nay. Nhờ duy trì mật độ bố trí linh kiện dày đặc hơn, các mảng bóng cầu bước ngắn (BGA), và định tuyến tín hiệu nhanh, tổn hao thấp, vi-lỗ (microvia) thực sự là những nhân tố then chốt trong việc thu nhỏ bảng mạch in (PCB). Hơn thế nữa, việc hiểu rõ vi-lỗ hiện nay trở nên thiết yếu để đảm bảo độ bền trước các tác động từ chu kỳ nhiệt, hư hỏng do quá trình hàn lại (reflow), và độ tin cậy lâu dài  trong môi trường khắc nghiệt hoặc các ứng dụng yêu cầu độ an toàn cao (mission-critical).

Tuy nhiên, cùng với công nghệ này là những chi tiết kỹ thuật phức tạp và thách thức. Độ tin cậy của vi-lỗ  phụ thuộc vào việc nắm vững các vật liệu tiên tiến, các phương pháp lấp đầy, mạ và tiêu chuẩn kiểm tra. Các vấn đề như nứt thành ống (barrel fractures), khe hở đồng (copper gaps) và bong lớp pad (pad pull) - ra ngoài nếu bạn không tuân thủ cấu trúc lớp lý tưởng, duy trì tỷ lệ thành phần phù hợp hoặc chọn quy trình tối ưu và mã phiếu đánh giá theo IPC-2226, IPC-T-50M và IPC-TM-650  tiêu chí.

Vias trên bảng mạch in (PCB) là gì?

Trong lĩnh vực thiết kế bảng mạch in (PCB), via là một thành phần thiết yếu cho phép kết nối điện giữa các lớp của bảng mạch. Mặc dù khái niệm đơn giản, via tồn tại dưới nhiều dạng khác nhau — mỗi dạng được tối ưu hóa cho các yêu cầu cụ thể trong mạch mật độ cao hoặc tốc độ cao.

Cấu trúc cơ bản của via trên bảng mạch in (PCB)

Một via thông thường bao gồm một lỗ tròn  khoan xuyên qua cấu trúc lớp bảng mạch in (PCB) đã được ép lớp, bên trong được phủ đồng dẫn điện để nối các đường mạch giữa các lớp khác nhau. Via xuyên suốt truyền thống kéo dài từ mặt trên đến mặt dưới của bảng mạch, kết nối tất cả các lớp. Tuy nhiên, khi xu hướng thu nhỏ linh kiện ngày càng gia tăng, các loại via tiên tiến hơn — như via chìm (blind), via chôn (buried) và via vi mô (microvia) — đã được phát triển nhằm đáp ứng nhu cầu đóng gói chặt chẽ hơn và cải thiện độ toàn vẹn tín hiệu.

Tại sao vias gây vấn đề?

Yêu cầu kỹ thuật số hiện đại—độ dày I/O cao hơn, BGA khoảng cách chân nhỏ và khoảng cách giữa các lớp chật hơn—đẩy các nhà phát triển vượt ra ngoài loại vias xuyên lỗ thông thường. Việc theo đuổi các thiết bị nhỏ hơn, mỏng hơn và nhanh hơn đã thúc đẩy sự chuyển đổi sang microvias và cấu hình HDI, nơi mỗi milimét vuông đều quan trọng và mỗi mối nối liền kề đều ảnh hưởng đến quản lý nhiệt, ổn định tín hiệu và độ tin cậy lâu dài.

Các loại microvia trên bảng mạch in

Lỗ thông mạch PCB chìm

Lỗ thông kín  được khoan từ lớp ngoài vào một số lớp bên trong, tuy nhiên không xuyên suốt toàn bộ bảng mạch in. Chúng rất quan trọng trong Mạch in HDI  việc kết nối các linh kiện bề mặt dày đặc với các lớp dẫn bên trong mà không chiếm dụng diện tích bảng mạch quý giá.

Lợi ích của lỗ thông mạch chìm:

Hiệu suất không gian: Đảm bảo diện tích thực tế trên các lớp bên trong cho việc đi dây mật độ cao.

Bảo mật RF/Tín hiệu: Giảm thiểu chiều dài phần thừa (stubs), từ đó cải thiện đáng kể hiệu năng ở tần số cao.

Tỷ lệ sản xuất thành công: Giảm nguy cơ cong vênh và lệch lớp trong quá trình ép nhiệt.

Các ứng dụng:  Lỗ thông mạch chìm phổ biến trong điện thoại di động, máy tính bảng, máy tính xách tay và mọi loại thiết bị sử dụng linh kiện chân ngắn và yếu tố hình dạng nhỏ gọn.

Lỗ thông mạch PCB ẩn

Lỗ thông mạch ẩn  kết nối các lớp PCB bên trong nhưng không  đến các khu vực bề mặt ngoài. Chúng hoàn toàn được tích hợp bên trong bảng mạch.

Ưu điểm và tình huống sử dụng:

Cho phép các kết nối giữa các lớp phức tạp mà không ảnh hưởng đến bề mặt.

Cho phép nhiều kênh truyền hơn cho các BGA có số chân cao.

Gợi ý thi công:  Các lỗ thông chìm yêu cầu nhiều bước ép lớp khác nhau, làm tăng độ phức tạp và chi phí sản xuất. Cần căn chỉnh chính xác để tránh sai lệch do lệch vị trí.

Lỗ thông vi mô: Cấu trúc của mạch HDI

Microvia  là các lỗ thông nhỏ, được khoan bằng tia laser với kích thước phổ biến từ 80–100 μ µm (0,003–0,006 inch hoặc ≤ 6 mil). Chúng thường kết nối các lớp gần nhau—tuyệt vời cho các quy trình tích lũy trên bảng HDI.

Sự thật về kỹ thuật:

Tỷ lệ khía cạnh: ≤ 0.75:1 (độ sâu:tỷ lệ); theo tiêu chuẩn IPC-T-50M, ≤ 1:1 nếu sử dụng ≤ 6 mil.

Khoan laser: Cho phép vi-lỗ được định vị chính xác, tạo ra và xếp chồng hoặc so le.

Vi-lỗ được điền đầy & bịt kín: Thường được đổ đầy đồng để tăng độ bền; "bịt kín" nếu vi-lỗ được dùng làm pad hàn (Via-in-Pad).

Vi-lỗ xếp chồng so với vi-lỗ so le

Vi-lỗ xếp chồng  được sắp xếp thẳng đứng, nối liền xuyên suốt các lớp tích lũy về phía bên phải. Microvia so le  cân bằng trong mỗi lớp, các đoạn nối ngắn tiếp xúc giữa chúng.

IPC-2226  định nghĩa các loại cấu trúc lớp, tiêu chuẩn điền đầy/đậy kín và hình học vi-mạch cho cả hai kiểu.

Các loại lỗ thông khác đáng chú ý.

Các vi-lỗ được đổ đầy và bịt kín: Đối với kiểu vi-lỗ nằm trên pad, cần đảm bảo độ bền/độ phẳng.

Vi-lỗ bỏ qua: Kết nối các lớp không liền kề, bỏ qua nhiều lớp khác ở giữa.

Lỗ khoan xuyên (PTH): Dành cho bộ nối và hiệu quả cơ học.

Chức năng của vi-lỗ trong thiết kế PCB HDI

Kết nối mật độ cao (HDI)  công nghệ được nâng cao dựa trên quan điểm rằng mỗi thành phần và mỗi đường dẫn đều phải đạt tính năng tối ưu trong không gian cực nhỏ. Microvia  vi-lỗ là yếu tố then chốt đối với điều này, giúp các kỹ sư vượt qua giới hạn của các vi-lỗ khoan xuyên truyền thống và đạt được mật độ mạch điện phi thường.

Các loại cấu trúc xếp lớp HDI (IPC-2226)

Tại sao lỗ thông vi mô lại thiết yếu cho HDI

Thu nhỏ: Dẫn tín hiệu từ các linh kiện có bước chân cực nhỏ (bước chân <0,8 mm) trong các dạng nhỏ gọn.

Độ Nguyên Vẹn Của Tín Hiệu: Các lỗ thông vi mô khoan bằng tia laser ngắn hơn có độ cảm ứng và điện dung ký sinh thấp hơn, điều này rất quan trọng đối với các thiết kế DDR, RF và tốc độ cao.

Quản lý nhiệt:  Các lỗ thông vi mô dẫn nhiệt theo chiều dọc, cho phép triển khai các chiến lược tản nhiệt thông minh —thường được dùng làm lỗ thông tản nhiệt đặt bên dưới các IC sinh nhiệt.

Giảm nhiễu xuyên âm:  Các vi-lỗ được lấp đầy bằng đồng và căn chỉnh chính xác giúp giảm thiểu sự ghép nối không mong muốn giữa các tín hiệu liền kề.

"Trong công nghệ HDI, vi-lỗ là công cụ phẫu thuật của bạn —chính xác, đáng tin cậy và thiết yếu cho việc tách tín hiệu tốc độ cao, mật độ cao," một Chuyên gia Thiết kế HDI chia sẻ.

Vi-lỗ được chế tạo như thế nào? Quy trình sản xuất và chế tạo

Các bước chế tạo

• Chuẩn bị nền: Chuẩn bị vật liệu điện môi chất lượng cao, có thể khoan bằng tia laser (như Isola FR408HR, FR370HR, Nelco N7000-2HT hoặc màng tích lũy ABF) với thủy tinh trải phẳng (các loại 1035, 1067).
• Quy trình khoan bằng tia laser:

Trước khi khoan: Kiểm tra quá trình ép lớp, đánh dấu các pad mục tiêu/pad thu nhận, đảm bảo độ chuẩn vị chính xác.

Khoan bằng tia laser: Sử dụng tia laser UV hoặc CO2 để ≤khoan lỗ đường kính 6 mil; kiểm soát chính xác độ loe và diện tích tiếp xúc của pad thu nhận.

Sau khoan: Làm sạch bằng phương pháp bay hơi, đánh giá chất lượng lỗ, kiểm tra cặn bẩn/mảnh vụn thủy tinh.

• Loại bỏ lớp cách điện: Loại bỏ nhựa/thủy tinh còn sót lại trong thân lỗ thông (via barrel) sau khi bay hơi bằng tia laser, nhằm đảm bảo độ bám dính đồng đạt yêu cầu.
• Kim loại hóa (mạ đồng):

Đồng hóa học làm lớp mồi

Mạ đồng điện phân (đều bề mặt/xung) để lấp đầy hoàn toàn —đặc biệt đối với vi-lỗ (microvia) đặt ngay trên diện tích pad hàn. Các chất phụ gia giúp giảm hình thành khoảng rỗng.

Vi-lỗ đã được lấp đầy và bịt kín sẽ được mạ cho đến khi ngang bằng bề mặt (đôi khi có thêm lớp nắp đồng để tăng khả năng hàn).

• Kiểm soát chất lượng:

Cắt mặt cắt ngang, kiểm tra bằng ăn mòn vi mô nhằm phát hiện khoảng rỗng, vấn đề bám dính và độ đồng đều về chiều dày lớp đồng.

Chế tạo mẫu thử D theo Phụ lục B của tiêu chuẩn IPC-2221 để kiểm tra độ tin cậy.

Các biến số sản xuất chủ chốt

Tỷ lệ khía cạnh vi-mạch (microvia):  Theo quy định của IPC-T-50M , tỷ lệ khía cạnh (chiều sâu trên đường kính) không được vượt quá 0,75:1 —hoặc 1:1 đối với vi-mạch (via) ≤6 triệu —để đảm bảo mạ đồng đáng tin cậy và tránh thành mạch mỏng hoặc khoảng trống ở đáy. Tỷ lệ khía cạnh cao làm tăng nguy cơ lấp đầy đồng không đầy đủ, giảm độ tin cậy hoặc xuất hiện khoảng trống đồng, đặc biệt trong các chu kỳ nhiệt khi lắp ráp.  

Độ dung sai định vị:  Việc căn chỉnh chính xác ( ±2–0,1016 mm) giữa lỗ khoan bằng tia laze và pad thu nhận/pad đích là yếu tố then chốt. Sai lệch định vị có thể dẫn đến tách lớp giao diện, mạch hở, lỗi tiềm ẩn hoặc gia tăng nguy cơ hỏng hóc do quá trình hàn chảy.  

Đường kính pad thu nhận: Bề mặt tiếp xúc nên bằng ≥80% đường kính của lỗ thông, theo hướng dẫn thiết kế lỗ thông vi mô tốt nhất vi mô . Tỷ lệ này đảm bảo độ bám dính đồng vững chắc và giảm thiểu nguy cơ nứt ở góc hoặc bong bề mặt tiếp xúc trong quá trình thay đổi nhiệt độ hoặc chịu ứng suất cơ học.

Khoảng cách giữa lớp phủ chống hàn: Không mở rộng lớp phủ chống hàn  được khuyến nghị xung quanh các lỗ thông vi mô, đặc biệt trên bảng mạch HDI, nhằm giảm thiểu rủi ro chồng lấn hoặc sai lệch vị trí lớp phủ — những yếu tố có thể làm suy giảm điện trở và tỷ lệ sản phẩm đạt yêu cầu.

Ép lớp tuần tự : Nhiều chu kỳ ép nóng —rất quan trọng đối với lỗ thông chìm, lỗ thông vi mô xếp chồng hoặc so le —làm gia tăng thêm rủi ro do sự chênh lệch hệ số giãn nở nhiệt theo trục Z (CTE) và tập trung ứng suất. Các loại vật liệu nền ổn định về kích thước và có thể khoan bằng tia laser — như prepreg hoặc màng ABF (Ajinomoto Build-up Film) — được ưu tiên để kiểm soát vấn đề này.  

Lấp đầy đồng so với lỗ thông vi mô không lấp đầy

Lỗ dẫn vi mô được đổ đầy đồng và bịt kín  là yếu tố thiết yếu đối với các bảng mạch có độ tin cậy cao, đặc biệt khi dùng làm lỗ dẫn nằm ngay trên pad (via-in-pad) cho BGA hoặc CSP chân cực mịn, hoặc khi xếp chồng các lỗ dẫn vi mô nhằm đạt mật độ theo chiều dọc tối đa.

Thiết kế lỗ dẫn vi mô đảm bảo độ tin cậy: Hướng dẫn, các khuyết tật và kiểm tra

Độ tin cậy của lỗ dẫn vi mô  là yếu tố hàng đầu đối với các thiết bị điện tử phục vụ nhiệm vụ then chốt. Sự giao thoa giữa thiết kế, vật liệu, sản xuất và kiểm tra xác định thành công. Dưới đây là những điều mà mọi kỹ sư thiết kế và nhà sản xuất đều phải nắm rõ:

Các cơ chế hư hỏng chính của lỗ dẫn vi mô

Nứt dọc thân lỗ dẫn: Thường bắt đầu tại các điểm chuyển tiếp góc sắc hoặc nơi tỷ lệ chiều sâu trên đường kính quá cao.

Nứt ở góc (giao diện giữa pad nhận và pad đích) : Liên quan đến sự giãn nở theo trục Z (sai lệch CTE) trong quá trình hàn chảy.

Rút pad mục tiêu : Xảy ra khi pad quá nhỏ hoặc độ bám dính kém.

Lệch vị trí : Có thể là sai lệch lỗ-so-với-pad hoặc lớp-so-với-lớp, đặc biệt quan trọng đối với microvia xếp chồng.

Khoảng trống đồng : Mạ kém, phụ gia lỗi hoặc khí bị giữ lại trong quá trình điền đầy.

Microvia tiềm ẩn ("hở") : Ở nhiệt độ trên Tg, các chuyển tiếp thủy tinh có thể cho phép vi nứt tự phục hồi, che giấu lỗi trong kiểm tra ở nhiệt độ phòng nhưng lỗi sẽ xuất hiện trong điều kiện thực tế.

Sáu mẹo thiết kế microvia bền vững

• Chọn chất điện môi tương thích với khoan laser: Thủy tinh trải đều/thủy tinh phẳng (ví dụ: 1035, 1067, 1086); hệ nhựa như Isola FR408HR, màng tích lũy ABF.
• Tuân thủ tỷ lệ khía cạnh và yêu cầu về pad theo IPC-T-50M: ≤tỷ lệ 0,75:1 được ưu tiên; đường kính pad ≥80% đường kính lỗ thông.
• Sắp xếp xen kẽ các microvia thay vì chồng lên nhau khi có thể: Giảm ứng suất và rủi ro xuất hiện khoảng trống hoặc vết nứt; độ lệch xen kẽ > <0,8 mm) đối với các yếu tố kích thước nhỏ.
• Chọn cấu hình lớp (stack-up) phù hợp theo IPC-2226: Loại I: lỗ thông chìm + lỗ thông bề mặt; Loại II: lỗ thông chìm, lỗ thông chôn, lỗ thông bề mặt; Loại III: nhiều lớp tích lũy + lỗ thông chồng/xen kẽ.
• Cải tiến lớp màng chống hàn: Mục tiêu không để hở (0 mil).
• Giữ nguyên vị trí/vạch tuyến của phiếu kiểm tra D ở cấp độ tấm mạch (panel-level): Cần thiết cho việc kiểm tra sau gia công.

Một định dạng bền vững tích hợp quan điểm 'kiểm tra trong suốt quá trình thiết kế' — các microvia chất lượng cao bắt đầu từ cấu hình lớp sản phẩm phù hợp và kết thúc bằng kiểm tra phiếu kiểm tra D có thể truy xuất nguồn gốc." — Quản lý Chất lượng HDI, Global Circuits.

Kỹ thuật kiểm tra microvia (IPC-TM-650)

Mặt tiêu cực và ưu điểm của bảng mạch vi lỗ (Microvias PCBs).

Lợi ích đáng kể.

Thu nhỏ vượt trội: Cho phép cấu hình HDI nhiều lớp với số lượng I/O tăng đáng kể trong diện tích nhỏ.

Nâng cao độ trung thực tín hiệu: Các vi lỗ khoan bằng tia laser giảm phần thừa (stubs) và các thành phần ký sinh, rất quan trọng cho việc dẫn tín hiệu tốc độ cao, tổn hao thấp (DDR, RF, SerDes).

Quản lý nhiệt: Các đường dẫn nhiệt dọc tin cậy; đặc biệt quan trọng trong các thiết kế tập trung nhiệt cao (bộ nguồn, CPU, FPGA).

Tính linh hoạt bố trí: Hỗ trợ vi lỗ chồng, vi lỗ so le, vi lỗ bỏ qua và các đường chạy phức tạp từ BGA.

Dễ lắp ráp (khi đã được hàn chì/lấp đầy): Độ chính xác khi hàn cho các linh kiện BGA/CSP có khoảng cách chân nhỏ, tận dụng lỗ thông xuyên qua pad.

Những nhược điểm tiềm ẩn

Giá thành: Chi phí máy laser, độ lấp đầy/đậy kín bằng đồng, ép lớp liên tiếp và các chu kỳ kiểm tra tăng cao. Độ phức tạp trong sản xuất: Nhiều lần ép lớp, định hướng coupon D, quy trình đánh giá nghiêm ngặt. Rủi ro tổn thất phản xạ: Lớp đồng mỏng, lỗ thông lệch trục, các vấn đề chưa lộ rõ nếu kiểm soát quy trình kém. Độ tin cậy nhiệt-cơ: Càng nhiều giao diện → càng nhiều vị trí rủi ro (nứt do chênh lệch hệ số giãn nở nhiệt – CTE).

Các nghiên cứu điển hình: Những nơi vi-lỗ thông (microvia) giúp hiện thực hóa các thiết kế thế hệ mới

Tình huống 1: Bo mạch điện tử cho điện thoại di động và máy tính bảng

Vấn đề: Để bố trí các cụm SoC có số chân cao (ví dụ: BGA bước chân 0.4 mm), các lỗ thông xuyên tiêu chuẩn sẽ chiếm diện tích bo mạch quá lớn; điều này không khả thi đối với các mẫu điện thoại ngày nay vốn rất mỏng.

Giải pháp: Công nghệ PCB HDI sử dụng vi-lỗ thông  (Các cấu trúc xếp lớp loại II/III, chủ yếu sử dụng microvia được lấp đầy/đậy kín và sắp xếp so le) giúp ẩn trực tiếp các chân BGA — nâng cao hiệu suất điện, giảm nhiễu điện từ (EMI) và cho phép sản xuất các bảng mạch in đa chức năng có độ dày < 1 mm.

Tình huống 2: Bộ điều khiển điện tử ô tô (ECU).

Yêu cầu: Độ tin cậy cao trong điều kiện khắc nghiệt từ -40 ° °C đến 125 ° °C.

Lựa Chọn Thay Thế:

Các microvia được lấp đầy và đậy kín trong cấu trúc HDI (loại III) với các khung xuyên tầng đôi xếp chồng bất ngờ.

Kiểm tra kỹ lưỡng bằng mẫu D-coupon và kiểm tra sốc nhiệt (theo tiêu chuẩn IPC-TM-650).

Kết quả cuối cùng:  tỷ lệ diện tích lỗi < 0,5 %; độ bền cao trong suốt quá trình thay đổi nhiệt độ khắc nghiệt và rung động cộng hưởng.

Tình huống 3: Thiết bị mạng tốc độ cao.

Lịch sử: Các FPGA dạng BGA có khoảng cách chân nhỏ, SerDes tốc độ cao.

Lợi thế bí mật:

Các vi-lỗ xếp lệch, được lấp đầy/đậy kín trong vi-lỗ trên pad; cho phép biểu đồ mắt đáng tin cậy trên 30 Gbps với tổn hao phản xạ tối thiểu (VSWR < 1,2:1).

Tăng tính linh hoạt trong đi dây, giảm nhiễu xuyên âm và tản nhiệt tốt hơn nhiều.

Các ví dụ về cấu trúc lớp PCB HDI và vi-lỗ.

Để hình dung cách các cấu trúc lớp HDI và khung vi-lỗ hỗ trợ các định dạng PCB thế hệ tiếp theo, hãy xem xét các cấu hình lớp hữu ích sau đây:

Các câu hỏi thường gặp

Dưới đây là một số câu hỏi thường gặp liên quan đến độ tin cậy của microvia và bảng mạch in HDI:

Câu hỏi: Điều gì gây ra sự cố microvia phổ biến nhất trong quá trình hàn chảy (reflow)?  

Trả lời: Các nguyên nhân chủ yếu bao gồm giãn nở theo trục Z (sự chênh lệch hệ số giãn nở nhiệt – CTE), liên kết yếu tại giao diện giữa pad bắt và pad đích, cũng như vùng đồng không đủ hoặc độ lấp đầy không đạt yêu cầu. Các microvia chồng (stacked microvias), nếu có tỷ lệ chiều cao trên đường kính (AR) quá cao hoặc được lấp đầy không đầy đủ, đặc biệt dễ bị hư hỏng.

Câu hỏi: Việc sử dụng microvia được lấp đầy và bịt kín (filled and capped microvias) có cải thiện độ tin cậy không?  

Trả lời: Có. Microvia được lấp đầy và bịt kín là yếu tố thiết yếu đối với cấu hình via-in-pad, các cấu hình có tải cao và các chân BGA. Chúng ngăn chặn hiện tượng hút mao dẫn thiếc (solder wicking), sụp pad và chịu được nứt do chu kỳ nhiệt gây ra.

Câu hỏi: Tỷ lệ khía cạnh (aspect ratio) phù hợp cho microvia trên bảng mạch in HDI là bao nhiêu?  PCB?  

Trả lời: Tuân thủ tiêu chuẩn IPC-2226 và IPC-T-50M: ≤ 0,75:1 để đạt độ tin cậy tối ưu; 1:1 chỉ áp dụng cho microvia đường kính 6 mil. ≤ tỷ lệ khía cạnh cao hơn làm tăng nguy cơ xuất hiện khe hở và tập trung ứng suất.

Câu hỏi: Đánh giá độ tin cậy của microvia một cách đơn giản như thế nào?

Trả lời: Theo dõi điện trở coupon D trong suốt quá trình mô phỏng hàn lại (IPC-TM-650 2.6.27), thử nghiệm sốc nhiệt luân phiên (-55 ° °C đến +210 ° °C, theo IPC-TM-650 2.6.7.2), phân tích mặt cắt vi mô hoặc HATS (Sốc nhiệt tăng tốc thực sự).

Câu hỏi: Các hướng dẫn thiết kế sắp xếp microvia cụ thể ảnh hưởng đến hiệu suất bền vững ra sao?  

Trả lời: Các cấu trúc xếp lệch giúp phân bố nhiệt và ứng suất tốt hơn nhiều; các microvia xếp chồng cần luôn được đổ đầy/đậy kín. Khoảng cách và tỷ lệ phần trăm giữa pad và microvia rất quan trọng để ngăn ngừa nứt giao diện người dùng hoặc các khuyết tật tiềm ẩn.

Câu hỏi: Các tiêu chuẩn IPC áp dụng cho PCB sử dụng microvia là gì?

Trả lời: Chủ yếu gồm IPC-2226 (cấu trúc HDI/kiểu microvia), IPC-2221 (coupon/thử nghiệm), IPC-T-50M (định nghĩa), IPC-TM-650 2.6.27 và 2.6.7.2 (thử nghiệm/sốc nhiệt).

Câu hỏi: Microvia có phù hợp cho quản lý công suất và nhiệt không?  

Trả lời: Có, microvia được đổ đầy đồng thường được sử dụng làm microvia dẫn nhiệt thẳng đứng dưới các linh kiện QFN, BGA và thiết bị công suất nhằm nâng cao khả năng tản nhiệt.