Was sind die Mikrovia auf den Leiterplatten?

Mikro-Vias und HDI: Leiterplatten-Formate für zuverlässige elektronische Geräte

Was sind die Mikrovia auf den Leiterplatten?

Meta-Zusammenfassung:  Entdecken Sie die Geheimnisse der Zuverlässigkeit von Mikro-Vias und HDI-PCB des Designs. Erfahren Sie mehr über lasergebohrte Mikro-Vias, gestapelte versus gestufte Aufbauten, Ausfallsysteme für Mikro-Vias, Marktstandards (IPC-2226, IPC-TM-650) sowie bewährte Fertigungstechniken für langlebige Hochdichte-Verbindungsplatinen.

Einführung: Die Transformation des Leiterplattendesigns durch Mikro-Vias und HDI-Entwicklung

Leiterplatten (PCBs) sind die ruhigen, komplexen Verkehrswege moderner elektronischer Geräte – sie verbinden, versorgen mit Strom und ermöglichen alles, von Mobiltelefonen für den Endverbraucher bis hin zu medizinischen Geräten und Satelliten. Da die Nachfrage nach kleineren, schnelleren und zuverlässigeren digitalen Geräten stark gestiegen ist, musste sich die Welt des Leiterplattendesigns erheblich weiterentwickeln. Der Aufstieg von mikro-Vias und High-Density Interconnect (HDI)-PCBs neuartige Innovationen  hat wirklich eine wichtige Veränderung bei der Herstellung, Miniaturisierung und Anwendung moderner Schaltungen für Hochgeschwindigkeits- und Hochzuverlässigkeitsanwendungen bemerkt.

Mikro-Vias – diese kleinen, lasergebohrten, kupfergefüllten Verbindungen – können nur Hundertstel Millimeter groß sein, haben jedoch den Leistungs- und Effizienzanstieg in heutigen ultrakompakten Elektronikgeräten ermöglicht. Durch die Aufrechterhaltung einer dichteren Bauteilplatzierung, feinvermaschter Sphere Grid Arrays (BGA) sowie schneller, verlustarmer Signalwege sind Microvias wahre Helden der PCB-Miniaturisierung. Darüber hinaus ist das Verständnis von Microvias heute unverzichtbar, um die Beständigkeit gegenüber thermischem Wechsel, reflowbedingten Ausfällen und langfristiger Zuverlässigkeit  in rauen oder sicherheitskritischen Umgebungen sicherzustellen.

Doch mit dieser Technologie gehen Details und Komplexität einher. Die Zuverlässigkeit von Microvias  hängt davon ab, innovative Materialien zu berücksichtigen sowie Füllverfahren, Beschichtungsprozesse und Prüfkriterien zu beherrschen. Probleme wie bohrlochbrüche, Kupferlücken und Pad-Abhebungen -aus, wenn Sie nicht die ideale Schichtaufbau-Struktur einhalten, den geeigneten Materialanteil beibehalten oder die optimalen Verfahren und Bewertungs-Coupon-Codes gemäß IPC-2226, IPC-T-50M und die IPC-TM-650  kriterien.

Was sind Vias auf Leiterplatten?

In der Welt des Leiterplattendesigns ist ein Via ein wesentlicher Bestandteil, der elektrische Verbindungen zwischen den Schichten der Platine ermöglicht. Obwohl das Konzept einfach ist, gibt es zahlreiche Via-Typen – jeweils optimiert für spezifische Anforderungen in Hochdichte- oder Hochgeschwindigkeits-Schaltungen.

Grundlegende Via-Struktur auf Leiterplatten

Ein herkömmliches Via besteht aus einer runden Öffnung  gebohrt in einen laminierten Leiterplatten-Schichtaufbau, innen mit elektrisch leitfähigem Kupfer beschichtet, um Leiterbahnen zwischen verschiedenen Schichten zu verbinden. Herkömmliche Durchkontaktierungen reichen von der Oberseite bis zur Unterseite der Platine und verbinden alle Schichten. Doch mit zunehmender Werkzeugverkleinerung wurden fortschrittlichere Via-Typen – Blind-Vias, Buried-Vias und Microvias – entwickelt, um eine kompaktere Bauweise und bessere Signalintegrität zu erreichen.

Warum treten Via-Probleme auf?

Moderne digitale Anforderungen – höhere I/O-Dicke, Feinraster-BGAs und engere Schichtabstände – zwingen Entwickler, einfache Durchkontaktierungen (through-hole vias) zu überwinden. Das Streben nach kleineren, dünneren und schnelleren Geräten hat den Übergang zu Mikrovias und HDI-Aufbauten ausgelöst, bei denen jeder Quadratmillimeter zählt und jede Verbindung die Wärmeableitung, Signalstabilität und langfristige Zuverlässigkeit beeinflusst.

Arten von Mikrovias auf Leiterplatten

Blind-PCB-Vias

Blindvias  werden von einer äußeren Schicht zu mehreren inneren Schichten gebohrt, jedoch nicht vollständig durch die Leiterplatte hindurch. Sie sind entscheidend für HDI-PCBs  die Verbindung dichter Oberflächenelemente mit internen Leitungen, ohne wertvollen Platinenraum zu beanspruchen.

Vorteile von Blind-Vias:

Platzeffizienz: Sicherstellung von Raum auf inneren Schichten für hochdichte Leitungsführung.

HF-/Signalintegrität: Minimierung der Stummellänge, was bei hohen Frequenzen deutlich bessere Leistung ermöglicht.

Fertigungserfolg: Geringeres Risiko von Verformung und Schichtverschiebung während der Laminierung.

Anwendungen:  Blind-Vias kommen vorwiegend in Mobiltelefonen, Tablet-Computern, Laptop-Computern und allen Geräten mit feinverteilten Bauteilen und kompakten Gehäuseformen zum Einsatz.

Buried-PCB-Vias

Buried-Vias  verbinden die inneren Leiterplattenlagen jedoch nicht  erreichen nicht die äußeren Oberflächenbereiche. Sie sind vollständig in die Platine eingebettet.

Vorteile und Einsatzszenarien:

Ermöglichen komplexe Schicht-zu-Schicht-Verbindungen ohne Auswirkung auf die Oberfläche.

Ermöglichen deutlich mehr Übertragungskanäle für BGAs mit hoher Pin-Anzahl.

Konstruktionstipps:  Versteckte Vias erfordern mehrere Laminierungsschritte, was die Fertigungskomplexität und -kosten erhöht. Eine präzise Ausrichtung ist erforderlich, um Fehlausrichtungsfehler zu vermeiden.

Microvias: Die Struktur von HDI

Mikro-Vias  sind kleine, lasergebohrte Vias mit einer üblichen Größe von 80–100 μ µm (0,003–0,006" oder ≤ 6 mil). Sie verbinden regelmäßig nur benachbarte Leitungsschichten – hervorragend für Aufbauverfahren in HDI-Platinen.

Technische Fakten:

Aspektverhältnis: ≤ 0,75:1 (Tiefe : Durchmesser); gemäß IPC-T-50M-Kriterien, ≤ 1:1 bei Verwendung von ≤ 6 mil.

Laserbohrung: Ermöglicht die präzise Positionierung, Herstellung sowie das Stapeln oder Überlappen von Microvias.

Gefüllte und gedeckte Vias: Werden üblicherweise mit Kupfer gefüllt, um Festigkeit zu gewährleisten; »gedeckt«, wenn das Via als Lötfläche genutzt wird (Via-in-Pad).

Gestapelte vs. versetzte Microvias

Gestapelte Microvias  sind senkrecht ausgerichtet und verbinden sich über alle Akkumulationsschichten hinweg. Versetzte Mikrovia-Bohrungen  sind in jeder Schicht ausgeglichen und durch kurze Verbindungsleitungen miteinander verbunden.

IPC-2226  definiert Stapeltypen, Füll-/Kapselungsstandards sowie Mikrovialgeometrie für beide Varianten.

Weitere bemerkenswerte Via-Typen.

Gefüllte und verschlossene Mikrovias: Für Via-in-Pad-Stile ist auf Festigkeit/Ebenheit zu achten.

Verfehlte Vias: Verbinden nicht benachbarte Schichten, überspringen dabei mehrere andere Schichten.

Durchkontaktierungen (PTH): Für Steckverbinder und mechanische Stabilität.

Die Funktion von Mikrovias im HDI-PCB-Design

Hochdichte Verbindungen (HDI)  die Technologie verbessert die Vorstellung, dass jede Leitung und jede Spur optimale Funktionalität auf minimalem Raum bieten muss. Mikro-Vias  sie sind hierfür entscheidend und ermöglichen es Entwicklern, die Grenzen herkömmlicher Durchkontaktierungen zu überwinden und außergewöhnliche Schaltungs-Dichte zu erreichen.

HDI-Aufbauarten (IPC-2226)

Warum Mikrovias für HDI unverzichtbar sind

Miniaturisierung: Leiten Signale von Komponenten mit extrem feinem Raster (Raster < 0,8 mm) in kompakten Gehäusen.

Signalintegrität: Kürzere, mit Laser gebohrte Mikrovias weisen geringere Induktivität und parasitäre Kapazität auf – entscheidend für DDR-, HF- und Hochgeschwindigkeits-Designs.

Thermische Bewirtschaftung:  Mikrovias leiten Wärme vertikal ab und ermöglichen intelligente Wärmeableitungsstrategien. —werden häufig als thermische Vias unter wärmeentwickelnden ICs eingesetzt.

Verringerte Übersprechen:  Kupfergefüllte und gut ausgerichtete Mikrovia-Verbindungen verringern ungewollte Kopplung zwischen benachbarten Signalen.

„Bei HDI ist die Mikrovia Ihr chirurgisches Werkzeug —präzise, zuverlässig und unverzichtbar für den Signalabgang bei Hochgeschwindigkeits- und Hochdichte-Leiterplatten“, sagt ein HDI-Designspezialist.

Wie werden Mikrovias hergestellt? Herstellung und Fertigung

Fertigungsschritte

• Substratvorbereitung: Bereiten Sie hochwertiges, mit Laser bohrbares Dielektrikum vor (z. B. Isola FR408HR, FR370HR, Nelco N7000-2HT oder ABF-Aufbau-Folien) mit gestreutem/flachem Glas (Typen 1035, 1067).
• Laserbohrprozess:

Vorbohrung: Überprüfen Sie die Laminierung, markieren Sie Ziel-/Capture-Pads und stellen Sie die Registrierung sicher.

Laserbohrung: Verwenden Sie UV- oder CO2-Laser für ≤6-mil-Bohrungen; präzise Steuerung für Taper und Sichtbarkeit der Capture-Pads.

Nach-Bohren: Ablationsreinigung, Bewertung der Bohrlochqualität, Prüfung auf Rückstände/Glaspartikel.

• Entschleimung: Entfernt Harz/Glas, das nach der Laserablation noch in der Via-Rohrform vorhanden ist, um eine ordnungsgemäße Kupferhaftung sicherzustellen.
• Metallisierung (Kupferplattierung):

Kupfer ohne Strom als Keimschicht

Elektrolytische Kupferplattierung (konform/pulsierend) für vollständige Füllung —insbesondere bei Microvias mit Via-in-Pad. Zusatzstoffe verringern die Bildung von Hohlräumen.

Gefüllte und verschlossene Microvias werden so lange plattiert, bis sie bündig mit der Oberfläche sind (manchmal mit einer Kupferkappe zur Lotbarkeit).

• Qualitätskontrolle:

Querschnittsanalyse, Mikroätzprüfung auf Hohlräume, Haftungsprobleme und Gleichmäßigkeit der Kupferdicke.

D-Coupon-Herstellung gemäß IPC-2221 Anhang B für Zuverlässigkeitsprüfungen.

Wesentliche Fertigungsparameter

Aspektverhältnis von Microvias:  Gemäß IPC-T-50M , darf das Aspektverhältnis (Tiefe zu Durchmesser) 0,75:1 —bzw. 1:1 bei Vias ≤6 Millionen —nicht überschreiten, um eine zuverlässige Kupferbeschichtung sicherzustellen und dünne Wände oder Hohlräume am Boden zu vermeiden. Hohe Aspektverhältnisse erhöhen das Risiko einer unvollständigen Kupferfüllung, verringerter Zuverlässigkeit oder von Kupferhohlräumen – insbesondere während thermischer Belastungen im Montageprozess.  

Registrierungstoleranz:  Eine korrekte Ausrichtung ( ±2–0,1 mm) zwischen dem lasergebohrten Loch und der Capture-/Target-Pad ist entscheidend. Eine Fehlausrichtung kann zu Interface-Trennung, Unterbrechungen, latenten Fehlern oder einem erhöhten Risiko für Reflow-bedingte Ausfälle führen.  

Durchmesser der Capture-Pad: Die Capture-Pad-Größe sollte ≥80 % des Durchmessers der Via betragen, gemäß den besten richtlinien für Microvia-Design . Dieses Verhältnis gewährleistet eine robuste Kupferhaftung und verringert das Risiko von Eckenrissen oder Pad-Ausbrüchen während thermischer Zyklen oder mechanischer Belastung.

Lötmaskenfreiraum: Keine Erweiterung der Lötmaske  wird rund um Microvias empfohlen, insbesondere bei HDI-Platinen, um das Risiko einer Überlappung oder Fehlausrichtung der Lötmaske – welche Widerstand und Ausschussquote beeinträchtigen könnte – zu minimieren.

Sequentielle Laminierung : Mehrfache Laminierungszyklen —sind kritisch für eingebettete Vias sowie gestapelte oder versetzte Microvias —und erhöhen zusätzlich das Risiko einer Z-Achsen-(CTE-)Ausdehnungsmismatch sowie von Spannungskonzentrationen. Dimensional stabilere und laserbohrbare Prepregs oder ABF (Ajinomoto Build-up Film) sind zur Beherrschung dieser Herausforderung vorzuziehen.  

Kupferfüllung vs. nicht gefüllte Microvias

Mikrovias mit Kupferfüllung und Abschlusskappe  sind unverzichtbar für hochzuverlässige Leiterplatten, insbesondere bei Verwendung als Via-in-Pad für BGAs oder feinste CSPs oder beim Stapeln von Mikrovias für maximale vertikale Dichte.

Entwicklung zuverlässiger Mikrovias: Richtlinien, Fehler und Prüfung

Zuverlässigkeit von Mikrovias  ist entscheidend für sicherheitskritische Elektronik. Der Schnittpunkt aus Konstruktion, Materialien, Fertigung und Inspektion bestimmt den Erfolg. Folgendes müssen jeder Konstrukteur und jeder Leiterplattenhersteller wissen:

Wesentliche Versagensmechanismen von Mikrovias

Laufrohr-Risse: Beginnen meist an scharfen Fase-Übergängen oder dort, wo das Aspektverhältnis zu hoch ist.

Eckenrisse (Übergang von Capture-Pad zu Target-Pad) : Verbunden mit der Ausdehnung entlang der Z-Achse (CTE-Mismatch) während des Reflows.

Ziel-Pad-Auszug : Tritt auf, wenn das Pad zu klein ist oder die Haftung unzureichend ist.

Fehlausrichtung : Entweder Loch-zu-Pad oder Schicht-zu-Schicht; kritisch bei gestapelten Mikrovias.

Kupfer-Lufteinschlüsse : Schlechte Beschichtung, fehlerhafte Zusatzstoffe oder eingeschlossenes Gas während des Auffüllens.

Latente ("offene") Mikrovias : Oberhalb von Tg können Glasübergänge Mikrorisse zur Selbstheilung ermöglichen, wodurch Fehler bei Raumtemperatur-Tests verborgen bleiben, aber unter Feldbedingungen auftreten.

Sechs Tipps für eine robuste Mikrovia-Auslegung

• Wählen Sie ein Dielektrikum, das mit Laserbohrung kompatibel ist: Streuglas/flaches Glas (z. B. 1035, 1067, 1086); Harzsysteme wie Isola FR408HR, ABF-Aufbau-Folien.
• Folgen Sie den Aspektverhältnis- und Pad-Anforderungen nach IPC-T-50M: ≤0,75:1 bevorzugt; Pad-Durchmesser ≥80 % des Via-Durchmessers.
• Gestaffelte Microvias statt gestapelter, soweit möglich: Verringert mechanische Spannung sowie Risiko von Hohlräumen oder Rissen; Gestaffelter Versatz > <0,8 mm bei sehr kleinen Abmessungen.
• Wählen Sie eine geeignete IPC-2226-Aufbaukonfiguration: Typ I: Blind-Vias + mit. Typ II: Blind-Vias, Buried-Vias, mit. Typ III: Mehrere Aufbaurunden + gestapelte/gestaffelte Microvias.
• Lötstopplack-Fortschritt: Ziel ist keine Freistellung (0 mil).
• Behalten Sie die Platzierung/Verdrahtung des D-Coupons auf Panel-Ebene bei: Erforderlich für die Prüfung nach der Fertigung.

Ein robustes Format integriert die Sichtweise „Prüfung während der Erstellung“ – hochwertige Microvias beginnen mit der richtigen Leiterplatten-Aufbaukonfiguration und enden mit nachverfolgbaren D-Coupon-Tests." – HDI-Qualitätsmanager, Global Circuits.

Microvia-Prüfverfahren (IPC-TM-650)

Nachteile und Vorteile von Microvia-Leiterplatten.

Erhebliche Vorteile.

Unerreichte Miniaturisierung: Ermöglicht mehrschichtige HDI-Stack-ups mit deutlich mehr I/O bei geringer Baugröße.

Verbesserte Signalintegrität: Lasergebohrte Microvias reduzieren Stubs und parasitäre Effekte – entscheidend für Hochgeschwindigkeits-, Niederverlust-Wege (DDR, RF, SerDes).

Thermisches Management: Zuverlässige vertikale Wärmeleitpfade; wichtig bei wärmeintensiven Konzepten (Leistung, CPU, FPGA).

Layoutflexibilität: Unterstützt gestapelte, versetzte und übersprungene Vias sowie komplexe BGA-Anordnungen.

Montagefreundlich (bei gefüllten/versiegelten Mikrovias): Ehrliche Lötbarkeit für Feinraster-BGA/CSPs unter Ausnutzung von Via-in-Pad.

Geheime negative Aspekte

Preis: Laserbearbeitung, Kupferfüllung/Versiegelung, wiederholte Laminierung und Prüfzyklen summieren sich. Produktionskomplexität: Mehrere Laminierungsschritte, D-Coupon-Steuerung, strenge Prüfverfahren. Rückflussverlustrisiko: Dünne Kupferschicht, falsch ausgerichtete Vias, unentdeckte Probleme bei mangelhafter Prozesskontrolle. Thermomechanische Zuverlässigkeit: Mehr Grenzflächen = mehr Risikostellen (durch CTE-Mismatch verursachte Risse).

Fallstudien: Wo Mikrovias nächste-Generation-Designs ermöglichen

Fall 1: Mobiltelefon- und Tablet-Systemboards

Problem: Für hochpinige SoC-Gehäuse (z. B. 0.4-mm-Raster-BGAs) würden Standard-Durchkontaktierungen erheblichen Leiterplattenplatz beanspruchen; dies ist bei heutigen schlanken Mobiltelefonen nicht machbar.

Lösung: Mikrovia-HDI-Leiterplattentechnologie  (Typ-II/III-Schichtaufbauten, hauptsächlich gefüllte/abgedeckte und versetzte Mikrovias) ermöglichten die direkte Versteckung von BGA-Pads – was die elektrische Effizienz verbessert, die elektromagnetische Interferenz (EMI) reduziert und multifunktionale Leiterplatten mit einer Dicke < 1 mm erlaubt.

Situation 2: Fahrzeug-ECU (elektronisches Steuergerät).

Anforderung: Hohe Zuverlässigkeit unter extremen Bedingungen von –40 ° °C bis 125 ° °C.

Alternative:

Gefüllte und abgedeckte Mikrovias in einer HDI-Struktur (Typ III) mit überraschend robusten, doppelt gestapelten Durchkontaktierungen.

Umfassende D-Coupon- und Thermoschock-Prüfung (gemäß IPC-TM-650).

Endergebnis:  < 0,5 % Flächen-Ausschussrate; langlebig bei extremer thermischer Belastung und Resonanz.

Szenario 3: Hochgeschwindigkeits-Netzwerk-Hardware.

GESCHICHTE: Feinraster-BGA-FPGAs, Hochgeschwindigkeits-SerDes.

Geheime Vorteile:

Gestaffelte Mikrovias, gefüllt/abgedeckt in Via-in-Pad; ermöglichen vertrauenswürdige Augendiagramme mit > 30 Gbps und minimaler Reflexionsdämpfung (VSWR < 1,2:1).

Erhöhte Routing-Vielseitigkeit, geringere Übersprechen und deutlich bessere Wärmeableitung.

HDI- und Mikrovia-Leiterplatten-Aufbautypen.

Um zu verstehen, wie HDI-Aufbauten und Mikrovia-Konzepte die nächste Generation von Leiterplattenformaten ermöglichen, betrachten Sie diese nützlichen Schichtkonfigurationen:

Häufig gestellte Fragen

Im Folgenden finden Sie einige häufig gestellte Fragen zur Zuverlässigkeit von Mikrovias und HDI-Leiterplatten:

F: Was löst die häufigsten Mikrovia-Ausfälle während des Reflows aus?  

A: Die führenden Ursachen sind Z-Achsen-Expansion (CTE-Ungleichheit), schwache Verbindung an der Capture-/Target-Pad-Schnittstelle sowie unzureichende Kupferflächen oder unzureichende Füllung. Gestapelte Mikrovias sind besonders gefährdet, wenn ihr Aspektverhältnis zu hoch ist oder sie schlecht gefüllt wurden.

F: Verbessern gefüllte und gecappte Mikrovias die Zuverlässigkeit?  

A: Ja. Gefüllte und gecappte Mikrovias sind entscheidend für Via-in-Pad-Konfigurationen, dicht bestückte Aufbauten und BGA-Anschlüsse. Sie verhindern Lotwandern, Pad-Einsturz und widerstehen durch thermisches Zyklieren verursachten Rissen.

F: Welches ist das geeignete Aspektverhältnis für Mikrovias in HDI-  Leiterplatten?  

A: Halten Sie sich an IPC-2226 und IPC-T-50M: ≤ 0,75:1 für optimale Zuverlässigkeit, 1:1 nur für ≤ 6-mil-Mikrovias. Höhere Aspektverhältnisse erhöhen das Risiko von Hohlräumen sowie von Spannungen und Spannungskonzentrationen.

F: Wie wird die Zuverlässigkeit von Mikrovias einfach bewertet?

A: Verwenden Sie die Widerstandsverfolgung an D-Coupons während einer simulierten Reflow-Belastung (IPC-TM-650 2.6.27) sowie Thermal-Shock-Wechselbelastung (-55 ° °C bis +210 ° °C, nach IPC-TM-650 2.6.7.2), mikroskopische Querschnittsanalyse oder HATS (Highly Accelerated Thermal Shock).

F: Wie beeinflussen konkrete Gestaltungsrichtlinien für Mikrovia-Stapel die langfristige Effizienz?  

A: Versetzte Stapel verteilen Wärme und mechanische Spannung deutlich besser; übereinander angeordnete Vias müssen stets gefüllt und gedeckt werden. Abstände sowie Pad-zu-Via-Verhältnisse sind entscheidend, um Oberflächenabhebungen oder latente Fehler zu vermeiden.

F: Welche IPC-Normen gelten für Mikrovia-Leiterplatten?

A: Vor allem IPC-2226 (HDI-Aufbau/Via-Typ), IPC-2221 (Coupon/Test), IPC-T-50M (Begriffsdefinition), IPC-TM-650 2.6.27 und 2.6.7.2 (Prüfverfahren/Thermal-Shock).

F: Sind Mikrovias für Leistungs- und Thermomanagement geeignet?  

A: Ja, kupfergefüllte Mikrovias werden üblicherweise als vertikale thermische Vias unter QFNs, BGAs und Leistungsbauteilen eingesetzt, um die Wärmeableitung zu verbessern.