小型化・高性能化が進む電子機器への需要の高まりに伴い、従来の表面実装技術（SMT）では到底満たせないほど省スペースなプリント基板（PCB）レイアウトソフトウェアの活用が求められています。こうした課題に対応する手法として、埋込基板要素（埋込部品）が注目されています。埋込部品とは、抵抗器、コンデンサ、インダクタといった受動素子に加え、アクティブなICやダイ（チップ）を、基板の表面ではなく、その内部層に直接組み込む技術です。この手法は、基板面積の大幅な削減を実現するだけでなく、信号整合性、熱管理、高密度相互接続（HDI）設計といった設計上のアプローチそのものを根本から変えるものです。
抵抗器やコンデンサなどの実装型受動部品は、PCBの積層構造内において薄膜素子または平面構造として理解でき、従来のSMD部品とは異なる特徴を持ちます。例えば、多数の表面実装抵抗器やデカップリングコンデンサを基板表面に配置する代わりに、これらの部品は銅箔層間に直接形成され、特殊な導電性フィルム（例：OhmegaPly）や誘電体フィルム（例：FaradFlex）を用いて製造されます。この手法により、寄生効果と実装の複雑さの両方が大幅に低減されます。また、実装型インダクタや裸晶チップ（埋込ダイ技術）も、基板内部の層間に配置可能であり、高電力密度、高速信号伝送、および電磁妨害（EMI）や寄生容量の低減を必要とする設計に適しています。
主要なフィットネストラッカー製造メーカーが、より薄く軽量なコントロール基板を求めていた。その目的は、より大容量のバッテリーとさらに多くのセンサーやデバイスを搭載できるようにすることだった。抵抗ネットワークおよび内部層への平面埋込型コンデンサ（薄膜抵抗用アルミニウム箔およびファラッドフレックス社製航空機向けコンデンサを活用）を採用した結果、信号の安定性が向上し、基板上の実装面積が40％削減された。また、基板の外形寸法を変更せずに、より大きなバッテリーを収容できるレイアウトが実現した。さらに、電源分配ネットワーク（PDN）による面積ベースのデカップリングにより、EMI／EMC性能も向上した。この成功事例は、PCB上に実装される電子部品が、小型化が進む電子機器の設計をいかに変革しているかを示す好例である。
なぜこの戦略が業界を変えるのか？ 高速化・小型化・多層化が進む電子機器において、埋込部品（イングレーデッド・コンポーネント）は、設計者が比類ない配線密度を理解し、プリント基板（PCB）のレイヤースタックアップを最適化し、不要なノイズ（パラサイト）を低減し、信号の信頼性と耐久性を確保することを可能にします。さらに、デバイスの小型化が進む中で、埋込部品は真に高密度インターコネクト（HDI）、高度なSiP（システム・イン・パッケージ）設計、および機能的かつ高周波対応の次世代PCB実現の鍵となる技術です。
現代の埋込部品搭載基板（埋込PCB）は、大きく2つのカテゴリーに分けられます。すなわち、電気信号を処理・制御する「能動埋込部品」と、信号調整・フィルタリング・エネルギー蓄積を担う「受動埋込部品」です。両者はそれぞれ異なる省スペース設計手法を提供しますが、その統合方法、機能、および回路動作への影響には明確な違いがあります。
電気信号の制御、スイッチング、または増幅に外部エネルギー（通常は直流電源）を必要とする部品。
内蔵型アクティブ部品の適用状況：
トランジスタ——個別実装または集積回路（IC）の一部として実装され、論理演算、スイッチング、または増幅を可能にする。
実装済みIC（集積回路）——マイクロコントローラ、FPGA、またはメモリダイを基板（PCB）の空洞部に直接実装したもの。
実装済みダイオード——信号の整流、調整、または導向に用いる。
信号経路の短縮：制御素子をI/Oパッドに近い位置に配置することで、伝送線路の影響やクロックスキューを低減。
寄生成分の低減：リードフレームや大型パッケージが不要となるため、寄生インダクタンス／キャパシタンスが減少し、信号の安定性が向上。
EMI対策性能の向上：ループ面積が最小限に抑えられ、耐ノイズ性能もより厳密に制御可能。
HDI配線のための基板面積の大幅な確保——部品実装面の障害物を排除。
実装されたパッシブ部品は、外部電源を必要とせず動作します。デカップリング、フィルタリング回路、バイアス設定、時定数の設定などの機能を実現します。
埋込抵抗器――負荷・終端およびプルアップ／プルダウン機能向けに開発された薄膜抵抗層（例：OhmegaPly、Ticer）
埋込コンデンサ――PDN（電源分配ネットワーク）のデカップリングなどに用いられる、銅プレーン間にFaradFlexやNanoLamなどの平面型コンデンサ製品を配置する方式
埋込インダクタ――RFや電源設計における信号フィルタリングを目的として、基板内部層にスパイラルまたはメander形状の銅パターンを形成したもの
PCB内にこれらの部品を直接組み込むことで、消費者向け機器、医療機器、自動車、産業機器など、現代の基板設計全般に革新的な価値をもたらします。以下に、7つの特筆すべきメリットとその活用領域を詳しく解説します：
基板内埋込技術を採用したPCB製造／PCB実装へ移行する判断は、以下の分野において、より小型・高速・高信頼性が求められる電子機器への厳しいニーズによって後押しされています：
ウェアラブル電子機器：フィットネストラッカー、スマートウォッチ、医療用バッジ
顧客向けアイテム：純正ワイヤレスイヤホン、スマートペン、伸縮式スマートフォン。
自動車用デジタルツール：電源監視用PCB、ADAS部品、バッテリーモニタリングシステム（ループインダクタンスおよび熱伝達が重要な用途）。
産業用システム：ロボティクス、電源レール、ポイント・オブ・ロード（PoL）変換基板。
ワイヤレスフレームワーク：耐干渉性制御およびスプレッドデカップリングにより、信号整合性（SI）および電磁両立性（EMC）が大幅に向上する用途。
ネットワーク機器：ルーター、サーバー、IoTエッジノード（要情報処理速度：40～100＋Gbps）。
知的財産保護手法：ダイを配置して主要な配線をシールドし、逆設計を防止。
低ロット・短納期製造：科学機器や航空宇宙用センシングデバイスなど、カスタムPDN要件を持つシステム。
埋め込み技術は、万能な手法ではありません。最新の技術選定は、部品の種類、基板の要件、および製造能力に依存します。
薄膜／厚膜抵抗器：OhmegaPlyやTicerなどのフィルムを積層し、高精度な薄膜抵抗器として個別にエッチング加工します。厚膜インクはスクリーン印刷により形成され、大電流対応や耐久性が求められる用途に適しています。
平面コンデンサ：FaradFlexやパナソニックのMEGTRONなどの誘電体シートを銅箔層間に配置し、分散型で低ESRのデカップリングを実現——高速PDN（電源配線網）に最適です。
スパイラル／メアンダ形状の実装型インダクタ：コア層またはプレプレグ層内にレーザー加工でパターン化された銅トラックにより、RFフィルタ回路や電源系に使用されます。
マウントダイ：裸晶チップをPCBの凹部に直接実装し、ワイヤボンディングまたはフリップチップ接合で接続した後、封止・平坦化処理を行います。
システム・イン・パッケージ（SiP）：アクティブ素子およびパッシブ素子を実装した複雑なモジュール（例：Bluetooth用SoC）で、超薄型HDIPCBの高密度相互接続（HDI）積層構造内に複数の裸晶（バーレンダイ）および内蔵RC部品を含む。
積層構造における関連技術：
歯状パターンがPCB基板を侵食する（トゥースデカイ）
ブラインド／ベリードビア、マイクロビアによるアクセス確保
複雑な多層構造への連続ラミネーション
銅箔被覆樹脂（RCC）、超微細ピッチ対応のABF誘電体
PCBの積層構造内にコンデンサ、抵抗器、場合によってはインダクタを内蔵するには、設計手法、部品選定、製造適合性（DFM）に関する新たなアプローチが必要となる。以下の重要なベストプラクティスを検討してください。
特に薄膜製品（例：オメガプレイ）や厚膜インクで作製されたものでは、SMD部品と同等のものに比べて、製造時の抵抗値のばらつきが厳しくなる場合もあれば、緩くなる場合もあります。このばらつきに影響を与える要因には以下のようなものがあります：
エッチング／レーザー・トリミングの精度
厚膜／薄膜インクの塗布均一性
層間位置ずれ（ある層のパターンが別の層に対してずれる現象。通常は25～50マイクロメートル以内）
積層工程における誘電体の収縮または膨張
アプリケーションに適した、埋込素子を内蔵したPCB構造を選択するには、性能面および製造可能性の両方を理解する必要があります。
製品代替案：ファラッドフレックス（FaradFlex）やパナソニック メグトロン（Panasonic Megtron）など、高安定性・低誘電率（Dk）・低損失の材料を、内蔵コンデンサ層に使用すること。
配置：高速ICの直下に平面コンデンサを実装し、ピークデカップリングと整然とした電源循環ネットワークを実現。
静電容量の精密制御：誘電体の密度や電極の位置を調整して、PDN効率の向上およびEMI低減のために内蔵静電容量を「チューニング」。
動作電圧と信頼性：変化するアプリケーションにおける信頼性を確保するため、最適な動作電圧および損失係数（Df）を確認。
多層・分散型デカップリング手法を採用。
BGAパッドの直下または近傍に面積型内蔵コンデンサを配置。
多数の分散型静電容量層を活用し、PDNインピーダンスを数GHz帯域で大幅に低減。
隠れた静電容量（パラサイトック・キャパシタンス）を活用して、高周波ノイズを低減し、高速スイッチング時の電圧ドロップを抑制。
内蔵部品技術を用いた小型PCB設計では、レイヤースタックアップ、設計、DFM（製造適合性設計）に対して厳密なアプローチが不可欠。
製品オプション：RFおよび高速信号に対応するため、安全な抵抗値と制御されたEMIを実現するために、低Dk・低Df材料（例：パナソニックのメグトロン、イソラのアイ・スピード、ロジャーズ社製基板）を選択します。
PCB積層構成の準備：歪みを最小限に抑えるため、バランスの取れた積層構成を採用します。また、受動部品を配置するためのウィンドウ層を適切に設定し、信号層の直近にグランド／リファレンスプレーンを配置して、帰還電流パスを確保します。
特性インピーダンス制御：受動部品を含めたマイクロストリップ線路／ストリップラインの特性インピーダンスを算出します。銅箔厚、誘電体の密度、および受動部品周辺の樹脂-rich領域が、伝送線路の特性に影響を与えます。
熱伝導経路：内蔵部品の周囲に熱伝導性の高い素材や追加銅箔を配置し、より効率的な放熱を実現します（特にパワー抵抗や大電流を流すプレーンなど）。
DRC／DFMチェック：PCBメーカーと事前に打ち合わせを行い、製造プロセス上の制約（例：抵抗・インダクタの最小サイズ、クリアランス、周囲要素との間隔、パターンの位置精度など）を確認します。
AOI／X線／ICT評価要素：X線や内蔵検査パッドを用いて、実装前の段階で埋込部品の脱落やアクティブ素子の不良を早期に検出するための準備を行います。
埋込工程では、高度な部品技術と高精度な製造プロセスが統合されています。以下に、ステップごとの工程を示します。
パッシブ素子：レジストフィルムまたは誘電体材料を用い、フォトリソグラフィまたはレーザー直接イメージング（LDI）によって形状を定義します。
アクティブ素子：デバイス基板上に形成された歯状の凹みや穿孔されたポケットに裸晶（ベアダイ）を配置し、ワイヤボンディングまたはバンプ接続を行います。
埋め込み要素を有するPCBの中心的な製造工程を詳しく見ていきましょう。
スタックアップ設計：ダイのウィンドウ／キャビティ設計を含む、埋め込みアクティブ／パッシブ素子用の層を定義します。
抵抗膜／誘電体膜の成膜：ラミネーションまたはスクリーン印刷により、オメガプレイ（OhmegaPly）、タイサー（Ticer）、ファラッドフレックス（FaradFlex）などの材料を用います。
パターン形成とエッチング：高精度を実現するため、LDI（レーザー直接描画）、フォトリソグラフィー、またはレーザーアブレーションを用いてパッシブ素子を形成します。
空洞加工（ミリング／ルーティング）：埋め込み部品やインダクタのため、CNCミリングまたはレーザー加工により特定の凹部を形成します。
部品の容易な配置と接続：ダイはピックアンドプレースで配置し、導電性エポキシ樹脂またははんだで固定します。ICの場合はワイヤボンディングまたはバンプ接続を施します。
連続積層：複数の積層を一括で行い、位置合わせ（レジストレーション）を確実にします。各積層サイクルでは、HDI向けのマイクロビアや埋込ビアなど、さらに多くの機能を追加できます。
平面化および表面処理：樹脂充填および研磨により空洞部を滑らかな表面に仕上げ、次の積層工程に備えます。
ビア形成および加工：マイクロビアおよび表面実装用のブラインド／バーリードビアは、ドリル加工または微細ピッチ部品向けのレーザー穿孔で形成します。
最上層の最終処理：最上層の配線パターン、ソルダーレジスト、およびマーキング（テール）を施します。
検査および評価：AOI（自動光学検査）、フライングプローブ、X線検査を用います。 ‐必要に応じてICT（インサーキットテスト）も実施しますが、埋込構造のため電気的アクセスおよび目視検査が制限される場合があります。
UL／IPC適合性：受動部品についてはIPC-6012／IPC-7092への適合を証明し、すべてのDRC／DFMチェックを完了し、トレーサビリティを確保するための証拠を提示すること。
PCB設計の進化に伴い、設計者および製品チームは、従来のSMT（表面実装技術）と次世代PCB埋込部品のどちらを採用するかを検討せざるを得ない状況が続いています。両方式にはそれぞれ明確な適用領域があり、特にデバイス密度が高まる中で、設計上の詳細、コスト、製造性、電気的性能といった観点でのトレードオフを十分に評価する必要があります。
SMTの長所：
シンプルさと汎用性：SMTは世界中のPCB製造業者および実装ラインで広く対応されています。
容易な修理・リワーク：はんだ接合部および部品を容易に検査・交換・リフローできます。
迅速なプロトタイピングとセットアップ：基本的なBOMおよび開発用基板において、市場投入までの期間を短縮できます。
豊富なエコシステム：多種多様な受動部品、能動部品、高度な部品が幅広く提供されています。
SMTの欠点：
基板実装用部品の配置：SMD抵抗器、コンデンサ、インダクタが有効な実装面積を占有するため、HDI（高密度実装）や省スペースPCB設計ガイドラインの選択肢が制限されます。
配線パターンの制約：大型SMD部品により、配線のルーティングやビアの配置に制約が生じます。
寄生成分の増加：追加のリード誘導成分およびパッド容量成分が、高速信号またはRF性能を劣化させる可能性があります。
信頼性リスク：はんだ接合部は疲労破壊、共振、熱膨張係数（CTE）の不一致による応力集中に弱く、信頼性が低下します。
PCB設計における埋込部品技術の利点：
実装面積の大幅削減：受動素子および能動素子を基板内部に埋め込むことで、追加の配線層、HDI機能、あるいは放熱対策のための余裕空間を確保できます。
信頼性の向上：SMD部品のはんだ接合部を排除することで、主要な故障要因を除去し、製品の耐久性およびミッションクリティカルな用途における信頼性を高めます。
優れた信号整合性：コンデンサは寄生インダクタンスを最小限に抑え、分散型デカップリングを実現し、PDNノイズ低減に適しています。
向上した電力伝達効率：抵抗器およびインダクタは、実装面積と既存の設計を最大限に活用し、電圧降下および自己発熱を低減します。
IPセキュリティおよび保護：埋め込みダイおよび受動部品は、逆エンジニアリングや改ざんが困難です。
表面実装部品の欠点：
製造工程の複雑化：連続ラミネーション、高精度位置合わせ、およびエッチング工程などにより、基板製造に時間とコストがかかります。
修理または変更が困難：一度埋め込まれると、一般的なリワークや局所修理が不可能になります。
返品および検査の難しさ：不良の検出および対応が困難になり、AOI（自動光学検査）、X線検査、または高度な電気的検査手法が必要となる場合があります。
製品互換性：RFや高速信号向けの埋込PCB設計においては、適切な積層材（誘電率Dk／誘電正接Dfや熱抵抗係数TCRを低減した材料など）の選択が極めて重要です。
よくあるご質問（FAQ）は、お客様が複雑で定着した埋込PCB設計に関する理解を深めるうえで非常に役立ちます。以下に、設計、技術、製造面で最も頻繁に寄せられる課題とその回答を示します。
Q1：埋込PCB部品およびパッシブ部品とは何ですか？
A：埋込PCB部品とは、基板表面ではなく、プリント配線板（PCB）の内部層に組み込まれる電子部品（パッシブまたはアクティブ）のことを指します。パッシブ部品としては、主に抵抗器、コンデンサ、およびインダクタが該当し、これらはOhmegaPlyやTicerフィルム、あるいは積層構造内に形成される平面コンデンサなどの特殊なパターン加工技術によって実現されます。
Q2：SMT部品ではなく、埋込部品を選択すべきタイミングはいつですか？
A：設計において配線密度の高さ、小型化、EMI／EMC特性の向上、信頼性基準の厳格化、または電源分配ネットワーク（PDN）のデカップリング性能の大幅な向上が求められる場合に、埋込素子を採用します。特にHDI、RF、電源回路、ウェアラブル機器、医療機器、航空宇宙機器などの電子機器では、1平方ミリメートル単位のスペースが重要となるため、非常に実用的です。
Q3：パッシブ素子は、どのようにして寄生成分を低減し、信号整合性を向上させるのですか？
A：実装済みの抵抗器およびコンデンサは、信号回路および電源回路に対して実際に優れた性能を発揮し、寄生インダクタンス／寄生容量（ESL、ESR）および伝送線路効果を最小限に抑えます。例えば、埋込平面型コンデンサは広い面積と極めて低いインピーダンスによるデカップリングを提供し、安定した電源ラインを確保するとともに、電源ノイズ（電圧変動）を低減します。
Q4：埋込素子に最も適した積層材（比誘電率Dk／誘電正接Df）は何ですか？
A：最も優れた製品は、誘電率（Dk）が安定して制御され、損失係数（Df）が低減されたもので、例えばパナソニックのメグトロン、アイソラのI-Speed／FR408HR、およびRF用途向けのPTFE系基板などがあります。これらは、プロセス条件や温度変化の範囲において、埋込抵抗および埋込コンデンサの両方に対して安全かつ信頼性の高い動作を保証します。
Q5：PCB内に埋め込む抵抗器のサイズをどう計算すればよいですか？
A：幾何形状とシート抵抗を用いて計算します：［R = \frac］ ここで ρ ρ は比抵抗（ ω・ cm または ω ／□）、L は長さ、W は幅、T は厚さです。計算後、最終的な製造可能な寸法および公差については、必ず基板メーカーへご相談ください。
最新ニュース2026-09-07
2026-09-04
2026-09-03
2026-09-01
2026-08-31
2026-08-27
2026-08-26
2026-08-24
EN
